2026년 10월 24일 기준, 젠슨 황 엔비디아 CEO는 10월 22일 독일 GTC 베를린 현장에서 CNBC가 중국 CXMT(창신메모리)의 메모리를 쓸 계획이냐고 묻자 “We're open-minded(열린 마음이다)”라고 답했지만, 이것은 구매 발표가 아닙니다. CNBC(10.22) CXMT는 미국 국방부의 ‘중국 군사기업’ 목록(1260H)에 올라 있어 연방 조달에서 제한을 받지만, 상무부 수출통제 명단(Entity List)에는 아직 공표되지 않았습니다. 이 글은 이 발언이 어디까지 의미하는지를 미국 규칙으로 확인합니다. 일부 방송은 이 발언을 “CXMT 채택 가능성”으로 소개했습니다. 아래에서 방송 표현과 CNBC 원문을 대조하고, CXMT가 지금 미국 규칙의 어디에 서 있는지, 엔비디아 같은 미국 기업이 쓰려면 무엇이 걸리는지, CXMT의 신기술 발표가 양산과 얼마나 떨어져 있는지를 공식 문서와 언론 보도를 구분해 정리합니다. 읽기 전 유의사항: 이 글은 공개 자료를 정리한 정보성 해설이며 특정 종목의 매수·매도를 권하지 않고 법률 자문도 아닙니다. 미국 규칙은 바뀔 수 있고, ‘제 해석’으로 표시한 부분은 사실이 아니라 추론입니다. 먼저 젠슨 황은 정확히 무엇을 말했나 황 CEO는 CNBC 아르준 카르파 기자와의 인터뷰에서 CXMT와 협력해 제품을 쓸 계획이냐는 질문을 받고 이렇게 답했습니다. “우리는 열린 마음입니다. 우리는 중국 기업들과 일합니다. 전 세계가 공급망 어딘가에서 중국 기업들과 일합니다.”(“We're open-minded. We work with Chinese companies; just about the whole world works with Chinese companies in the supply chain somewhere.”) 이어 “중국은 기초 인프라 기술이 뛰어...
게시일 | 최종 수정
AI 칩의 진짜 병목은 웨이퍼가 아니다: HBM·인터포저·열을 묶는 첨단 패키징 경쟁
AI 반도체 공급 부족을 GPU 웨이퍼 수량만으로 설명하면 중요한 부분을 놓치게 됩니다. AI 가속기는 GPU만 생산한다고 완성되지 않습니다. GPU 옆에 HBM을 배치하고, 두 칩을 인터포저로 연결하며, 전력과 열을 관리하고, 패키지 전체가 정상적으로 작동하는지 검사해야 합니다.
이 전체 과정을 묶는 기술이 첨단 패키징입니다. 예전 패키징이 완성된 칩을 보호하는 상자에 가까웠다면, AI 시대의 패키징은 여러 칩을 하나의 시스템으로 연결하는 고속도로에 가깝습니다.
인터포저는 무엇인가요?
인터포저는 GPU와 HBM 사이에서 데이터를 전달하는 아주 얇은 연결판입니다. 중학생도 이해하기 쉽게 말하면, 여러 건물을 아주 빠른 지하도로 연결하는 교통 허브와 비슷합니다. GPU와 HBM을 따로 기판에 꽂는 것보다 더 가깝게 연결할 수 있어 데이터 이동 거리를 줄이고 넓은 통로를 만들 수 있습니다.
TSMC는 3DFabric을 SoIC·CoWoS·InFO로 구성하고, 로직·메모리·기판·소재 공급자와 함께 칩과 패키지 통합 문제를 해결하는 서비스를 제공한다고 설명합니다. CoWoS는 로직 칩과 HBM을 큰 인터포저 위에 배치하는 대표적인 2.5D 패키징 방식입니다. TSMC 첨단 패키징 공식 자료에서 확인할 수 있습니다.
삼성과 TSMC는 무엇을 경쟁하나요?
TSMC는 로직 칩과 HBM, 기판·소재 공급자를 묶어 고객이 설계부터 양산까지 빠르게 이동하도록 하는 turnkey 서비스를 강조합니다. turnkey는 고객이 여러 회사를 따로 조율하지 않고 하나의 통합 창구에서 패키지 생산을 진행한다는 뜻입니다.
삼성전자도 2.5D Cube-S에서 로직 칩과 HBM을 실리콘 인터포저 위에 수평으로 배치하고, 최대 8개 HBM 모듈을 통합하는 방향을 제시했습니다. 3D Cube 계열은 칩을 수직으로 쌓아 연결 밀도와 대역폭을 높이는 구조입니다. 삼성전자 첨단 이종집적 공식 자료에서 확인할 수 있습니다.
왜 웨이퍼와 별개의 병목인가요?
패키징 병목은 특정 장비 하나가 부족하다는 뜻이 아닙니다. 로직 다이, HBM, 인터포저, 기판, 열 관리, 검사 장비와 테스트 프로그램이 모두 맞아야 합니다. 하나라도 인증이 늦어지면 GPU와 HBM이 이미 생산됐더라도 완성된 AI 가속기를 출하할 수 없습니다.
AI 칩이 커질수록 열 문제도 커집니다. HBM과 로직 칩을 가까이 붙이면 데이터 이동 거리는 짧아지지만 전력 밀도가 높아질 수 있습니다. 그래서 인터포저 크기, 패키지 뒤틀림, 냉각 구조, 검사 수율을 처음부터 함께 설계해야 합니다.
HBM 표준과 패키징 수율이 함께 중요한 이유
HBM은 DRAM을 수직으로 쌓는 메모리이지만, 실제 AI 가속기에서는 호스트 로직 칩과의 연결 규격·채널·전력·열 조건까지 맞아야 합니다. JEDEC의 HBM4 표준은 메모리 스택 자체뿐 아니라 호스트 시스템과의 인터페이스를 함께 정의하는 방향으로 발전하고 있습니다. 따라서 HBM 공급이 늘어도 인터포저와 패키지 검사가 따라오지 않으면 전체 가속기 출하량은 늘지 않을 수 있습니다. JEDEC HBM4 공식 자료를 함께 확인해야 합니다.
NVIDIA의 2026년 Form 10-K도 CUDA 기반 가속 컴퓨팅이 GPU 단품이 아니라 네트워킹·소프트웨어·데이터센터 규모의 인프라로 구성된다고 설명합니다. 이 관점에서 패키징은 칩을 감싸는 마지막 포장 단계가 아니라, 메모리와 계산·네트워크를 하나의 시스템으로 만드는 제품 설계 단계입니다. NVIDIA 2026 Form 10-K도 참고할 수 있습니다.
앞으로 확인할 지표
앞으로 첨단 패키징 경쟁을 볼 때는 CoWoS 생산량만 보면 안 됩니다. 고객별 패키지 설계, HBM 조달 구조, 인터포저·기판 공급, 열 관리 방식, 패키지 수율, 고객 인증에서 양산까지 걸리는 시간을 함께 확인해야 합니다.
정리하면, AI 반도체의 진짜 병목은 GPU 웨이퍼 한 장의 생산량이 아니라 GPU·HBM·인터포저·냉각·검사를 하나의 정상 작동하는 제품으로 묶는 통합 능력입니다. 앞으로 삼성전자와 TSMC의 경쟁은 공정 숫자뿐 아니라 패키지 전체를 얼마나 빨리 인증하고 양산하느냐에서 갈릴 수 있습니다.
뉴스에서 이야기한 주식
TSMC, 삼성전자, NVIDIA, SK하이닉스, Amkor, ASE
키워드
첨단 패키징, CoWoS, 인터포저, HBM, 2.5D 패키징, AI 반도체
공식 출처
TSMC Advanced Packaging
Samsung Advanced Heterogeneous Integration
JEDEC HBM4 Standard
NVIDIA 2026 Form 10-K
Samsung Electronics Q2 2026 Results
한줄정리
AI 칩의 병목은 웨이퍼 생산만으로 결정되지 않으며, HBM·인터포저·열 관리·검사·고객 인증을 하나의 패키지로 묶는 통합 능력이 실제 출하량을 좌우합니다.
관련 글과 함께 읽기
HBM base die의 제어 역할과 Broadcom AI ASIC 수요를 함께 읽으면 첨단 패키징이 메모리·파운드리·맞춤형 칩과 어떻게 연결되는지 이해할 수 있습니다.
댓글
댓글 쓰기